ネットワークコンピューティングの時代には、ＣＰＵ等での演算に比較して、 転送、保持、同期に関する処理がより重要性を増しつつあります。ハードウェア・アリスメティックの研究グループでは、 このような視点から、性能、消費電力、サイズ、価格の点でより厳しいトレードオフの要求されるサーバー・ 小型情報機器分野を中心に、データオブジェクト処理に関するシステム基礎技術の研究をハードウェア・アリスメティック の観点より行っています。　　　 

研究項目　　 

• 準不揮発性ＤＲＡＭサブシステム

情報キャッシング（ネットワーク上の情報の端末での一時的な保持）に適した 小型情報機器用のメモリシステムの研究　

• 高性能誤まり訂正処理方式


メモリシステムやストレージデバイス用の高速で消費電力が少なく且つ誤まり訂正能力の高い符号化方式ならびにその並列処理アーキテクチャの研究開発
　 

• ＶＬＳＩ設計自動化技術


データ処理用のＩＰに的を絞り、主にガロア体上での演算回路の自動生成、最適化、ならびに検証技術に関する研究　

学会での発表・論文・著作物　　 

• Y. Katayama, "Trends in Semiconductor Memories," IEEE Micro p. 10, Nov./Dec. 1997.　　
• W. K. Luk, Y. Katayama, A. Satoh, S. Munetoh, et al., "Development of a High Bandwidth Merged Logic/DRAM Multimedia Chip," IEEE International Conference on Computer Design, p. 279 Oct. 1997.　
• Y. Katayama and S. Morioka, "Oneshot Reed-Solomon decoder," 33rd Annual Conference on Information Science and Systems, pp. 700-705, 1999. 
• Y. Katayama and S. Morioka, "Error Evaluation Algorithm for Oneshot Reed-Solomon Decoder," 1999 IEEE Information Theory Workshop, June 1999. 
• S. Morioka and Y. Katayama, "Design Methodology for one-shot Reed-Solomon Decoder," 1999 IEEE International Conference on Computer Design. 
• Y. Katayama, E. J. Stuckey, S. Morioka, and Z. Wu, "Fault-Tolerant Refresh Power Reduction of DRAMs for Quasi-Nonvolatile Data Retention," 1999 IEEE International Symposium on Design and Fault Tolerance in VLSI Systems